Estará dirigido a profesionales y graduados universitarios
en Ingeniería en Electrónica, Informática, Computación, Lic. en Sistemas de la
Información o carreras afines, docentes e investigadores interesados en
adquirir conceptos básicos sobre la manera de programación de la EDU-CIAA sin
emplear un sistema operativo de tiempo real.
Sus objetivos son analizar las principales características
de la arquitectura de los microcontroladores ARM Cortex-M4 en general y del
LPC4337 en particular; estudiar el hardware de la EDU-CIAA-NXP y de la
CIAA-NXP; comprender los pasos de instalación del IDE de la CIAA; presentar el
concepto de capa de abstracción de hardware (HAL) y ejercitar, mediante ejercicios,
la utilización de la biblioteca LPCOpen.
Las actividades, que tendrán lugar los viernes, de 18 a 21,
en el laboratorio de Física y los sábados, de 8 a 13, en el Instituto de
Informática (IDI), se desarrollarán el 12,19, 20 y 27 de mayo y 2, 3, 9 y 10 de
junio de 2017.
Para aprobar el alumno deberá desarrollar y aprobar -con un
mínimo de siete puntos- un proyecto donde aplique los conocimientos adquiridos
a lo largo del curso. Para ello contará con 15 días, luego de finalizado el
dictado, para la realización y presentación del mismo. En tanto que, para la
entrega de certificados, se requerirá el 80% de asistencia
Con un cupo mínimo de
15 participantes, el arancel es de $1000 para docentes de la FTyCA y $1500 para
profesionales externos.
Por mayores informes e inscripciones, dirigirse a a la
Secretaría de Posgrado de la FtyCA de la UNCA, Tel/Fax: 3834-435112- E-mail:
[email protected] http://www.tecno.unca.edu.ar
Contenidos
Unidad 1: Arquitectura de la CIAA y EDUCIAA: Modelo de ARM. Evolución
de la Arquitectura ARM. Cortex. Modelo de programación de Cortex-M.
Arquitectura de la CIAA y EDU-CIAA en sus versiones NXP. CIAA Firmware.
Estructura del Firmware.
Unidad 2: Introducción al entorno de desarrollo CIAA-IDE:
Plataforma de trabajo. Entorno de desarrollo (IDEs). CIAA Eclipse: Instalación.
Importación del Firmware. Ejecución. Tratamiento del proyecto. Clean/ Build/
Debug. Tool bar/ Debug & Console Cygwin. Makefile.
Unidad 3: Salidas y entradas digitales: Configuración de los
GPIOs (Pines de Propósito General) de la EDU-CIAA. Utilización de los Leds de
la EDU-CIAA como salidas digitales. Utilización de los pulsadores de la
EDU-CIAA como entradas digitales.
Unidad 4: Manejo del SysTick: Configuración del SysTick
(System Timer Tick) de la EDU-CIAA.
Unidad 5: Timer de Interrupciones Repetitivas:
Inicialización y configuración del RIT, utilizando librerías LPCOpen.
Unidad 6: Conversor Digital Analógico: Inicialización y
configuración del DAC, utilizando interrupciones.
Unidad 7: Conversor Analógico Digital: Inicialización y
configuración de los canales del ADC de la EDU-CIAA, utilizando interrupciones.
Unidad 8: Comunicación por el puerto serie: Inicialización y
configuración de la UART.
Docente responsable
Docente responsable será el Mgter. Ing. Marcos Aranda,
Máster en Ingeniería de Computadores y Redes. Universidad de Sevilla (España);
jefe de Trabajos Prácticos interino dedicación semiexclusiva en la cátedra
"Sistemas Microprogramables” de la carrera Ingeniería Electrónica, con
colaboración en la cátedra "Sistemas Lógicos II”; jefe de Trabajos Prácticos
Interino, dedicación semiexclusiva en la cátedra "Arquitectura de
Computadores”, de la carrera Ingeniería en Informática, con colaboración en las
cátedras "Seguridad de Redes” y "Administración en Redes”. (Electiva, de la
carrera "Ingeniería en Informática) e integrante del proyecto Sistema de
Control de Rodeos con Nodos
Inteligentes, período 2016 - Director: Ing. Sergio Gallina.
